|
|||||
|
|
| 高稳定性数字钟的分析与实现 | |
| 作者单位： | 中国科学院上海天文台 上海200030 |
| 摘 要： | 介绍一种高稳定、低功耗、多功能、小型化的数字钟 ,由数字钟插入相位噪声引起的 1pps输出信号相位抖动为 5 .3ps,前沿上升时间为 4 .6ns ,指标测量通过 2m长 5 0Ω高频同轴电缆并接 5 0Ω电阻性负载 ,输入信号为 10MHz正弦波信号 ,移相精度为 10 0ns,同步精度≤ 10 0ns,通过RS 2 32接口每秒一次的速率以ASCII码格式输出时间信息 (年、月、日、时、分、秒 ) ,在接数显钟面时其功耗为2W ,不接数显钟面时为 1.2W。 |
| 关 键 词： | 数字钟 相位噪声 触发误差 |
THE ANALYSIS AND REALIZATION OF A HIGH PERFORMANCE DIGITAL CLOCK |
|
| Authors: | HUANG Peicheng |
| Abstract: | |
| Keywords: | digital clock - phase noise - trigger error |
| 本文献已被 CNKI 等数据库收录！ | |