| 锁相环频率合成器中的关键指标和一种优化方法 |
| |
| 引用本文： | 李波,阎鸿森,惠卫华,杜乃鹏,崔哲.锁相环频率合成器中的关键指标和一种优化方法[J].时间频率学报,2004,27(2):112-119. |
| |
| 作者姓名： | 李波 阎鸿森 惠卫华 杜乃鹏 崔哲 |
| |
| 作者单位： | 1. 西安交通大学电子与信息工程学院,西安,710049
2. 中国科学院国家授时中心,陕西,临潼,710600 |
| |
| 摘 要： | 论述了锁相环频率合成器中的几个重要的性能指标:相位噪声,参考杂散和锁定时间,并给出了几条常用的设计准则。最后采用一种优化结构来改进频率合成器的性能,仿真结果证实了这种优化是可行的。
|
| 关 键 词： | 锁相环 相位噪声 参考杂散 |
| 文章编号： | 1001-1544(2004)02-0112-08 |
| 修稿时间： | 2004年7月6日 |
Key Performance Parameters of PLL Synthesizers and an Optimization Method |
| |
| LI Bo,YAN Hong-sen,XI Wei-Hua,DU Nai-Peng,CUI Zhe.Key Performance Parameters of PLL Synthesizers and an Optimization Method[J].Journal of Time and Frequency,2004,27(2):112-119. |
| |
| Authors: | LI Bo YAN Hong-sen XI Wei-Hua DU Nai-Peng CUI Zhe |
| |
| Institution: | LI Bo 1 YAN Hong Sen 1 XI Wei Hua 2DU Nai Peng 1 CUI Zhe 1 |
| |
| Abstract: | The key performance parameters of PLL(Phase Locked Loop)synthesizers,i.e.phase noise,reference spurs and lock time,are discussed.Several basic rules for designing a PLL synthesizer are presented.Besides,an optimized structure is adopted to improve the performance of the synthesizer and the feasibility is also testified by simulations. |
| |
| Keywords: | phase locked loop phase noise reference spurs |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
