排序方式: 共有6条查询结果,搜索用时 62 毫秒
1
1.
2.
基于常规计数型TDC设计思想,通过FPGA芯片的内部PLL延迟相位技术和内部资源构建延迟链改进常规计数型TDC,时间间隔测量精度可达200 ps。该方法对激光测距、三维激光扫描仪、绝对重力仪等仪器中精密时间测量系统的研究具有实际意义。 相似文献
3.
4.
5.
提出一种基于异步比较法产生空满标志位,并利用锁存器实现标志位与时钟同步的FIFO,同时还给出了相应的Verilog HDL代码。该方法能提高时钟频率,节约版图面积。 相似文献
6.
采用现场可编程逻辑器件(FPGA),辅以必要的模拟电路,设计实现了一个基于直接数字式频率合成(DDS)技术的数字函数信号发生器.主要模块有键盘、波形表生成、频率控制、数模转换及幅度控制、显示控制和后级处理.其中键盘用来设定频率和幅度的大小以及波形的选择;FPGA用来改变DDS频率控制字,并由FPGA来实现波形表生成和频率控制,即DDS算法实现模块;将FPGA产生的波形数据送入到AD7520进行D/A转换.幅度控制由DAC0832内部的电阻分压网络实现;后级采用低通滤波器和OCL电路来提高输出波形质量并增强其带负载能力. 相似文献
1