异步时序设计亚稳态的消除方法

提出一种基于异步比较法产生空满标志位，并利用锁存器实现标志位与时钟同步的FIFO，同时还给出了相应的Verilog HDL代码。该方法能提高时钟频率,节约版图面积。     

一维条码识别系统的设计与实现

一维条码识别系统是服务于手机识别系统的后台处理程序.系统完成对手机拍摄到的条码图片进行滤波、阈值分割、二值化、上下边沿检测、码字识别等功能.系统不仅能对正常的条码(EAN-13码)图片进行正确识别,而且还能对受到轻度污染和残缺的图片进行识别.     

Photometric Analysis of Southern Contact Binary Stars – II: NW Aps, BV 996 and BV 435

An analysis of the V band light curves using the Wilson-Devinney code for NW Aps, BV 996 and BV 435 is provided. NW Aps and BV 996 have among the lowest mass ratios known and are of A-type while BV 435 has a large mass ratio of 2.185 and is the W-Type. A review of the astrophysical quantities suggests that the systems generally demonstrate properties typical of their subtypes.     

基于RS码跳频序列的一种编写方法与实现

跳频通信是一种有效的抗干扰通信技术，跳频序列的性能对跳频通信系统的性能有着决定性的影响。重点阐述了RS码作为跳频序列的编码方法及其性能，介绍了RS码序列的具体编写方法，并进行了计算机仿真，计算了所生成RS跳频序列的汉明相关性能。     

伪码捕获过程性能分析及计算机模拟

根据伪码捕获系统的工作原理，建立了描述伪码捕获过程的数学模型。在此基础上详细分析了捕获性能并导出了完成捕获过程所需的步数，提出了缩短捕获时间的办法。本文还用计算机对捕获过程进行了模拟，模拟测试结果和理论分析结果相当吻合。     

北斗导航定位系统单点定位中的一种定权方法

北斗卫星导航定位系统星座复杂、不同种类卫星高度差异较大,本文将全局性非线性最小二乘算法(Bancroft算法)应用到北斗单点定位中,Bancroft算法主要依据四维空间下的一种Lorentz内积实现,将Bancroft算法中的Lorentz内积方程写成误差方程形式,推导此方程的权,得到一种新的北斗观测值定权公式。为了验证上述定权方法,基于伪距相位差值(CC组合)组合观测值分析了北斗GEO、IGSO和MEO卫星的测距信号质量,基于多路径(MP组合)组合观测值分析了多路径效应对单点定位的影响。结果表明,新算法提高了北斗单点定位精度。     

GPS卫星P1-C1码间偏差对星基增强改正数计算的影响分析

为分析GPS卫星P1-C1码间偏差对星基增强改正数计算的影响,利用中国广域分布监测站的GPS C1-P2双频实测数据计算GPS卫星钟差和星历改正数,并将其用于定位实验。实验结果表明,GPS卫星P1-C1码间偏差修正前后的卫星钟差改正数计算结果差异较为明显。定位结果表明,在SBAS改正数计算和用户定位时均对卫星P1-C1码间偏差进行修正,可使GPS C1码单频SBAS用户95%三维定位误差降低约19%,其中水平误差由1.94 m降低至1.45 m,高程误差由3.82 m降低至3.14 m;对于GPS C1-P2双频SBAS用户,只要保证在SBAS定位时对观测量中卫星P1-C1码间偏差的处理与SBAS改正数计算时一致,就可消除卫星P1-C1码间偏差的影响。     

一种基于链码的线特征提取方法

文章针对目前线特征提取算法中不规则曲线不能得到有效逼近的问题,提出一种基于链码的线特征提取方法.它采用V0到V7的顺序对边缘二值图像进行链码跟踪,然后通过距离判断去逼近物体的边缘线特征.实验结果表明,该算法不仅可以高效准确提取出物体的直线边缘,而且能用直线段精确地逼近不规则物体的边界.     

深圳市地籍区、地籍子区划分研究

地籍区、地籍子区的划分是宗地统一代码编制的重要基础,深圳市结合现状及规划发展需求,按照继承与发展原则对地籍区、地籍子区进行科学划分,为深圳市的地籍管理助力加速。     

基于ARM＋FPGA的IRIG-B码产生器的研制

本设计中采用ARM芯片作为主控芯片,FPGA芯片作为主功能芯片,使用C和Verilog语言编程。通过软件控制生成IRIG-B（DC）码信号,由分频1PPS信号和外部标准1PPS信号锁相同步保证时标信号的同步,在产生DC码后采用基于FPGA内部ROM数字查找表技术实现AC码的数字调制。整体方案设计简单,应用方便。