基于DDS和FPGA的数字函数信号发生器设计和实现

采用现场可编程逻辑器件（FPGA）,辅以必要的模拟电路,设计实现了一个基于直接数字式频率合成（DDS）技术的数字函数信号发生器.主要模块有键盘、波形表生成、频率控制、数模转换及幅度控制、显示控制和后级处理.其中键盘用来设定频率和幅度的大小以及波形的选择;FPGA用来改变DDS频率控制字,并由FPGA来实现波形表生成和频率控制,即DDS算法实现模块;将FPGA产生的波形数据送入到AD7520进行D/A转换.幅度控制由DAC0832内部的电阻分压网络实现;后级采用低通滤波器和OCL电路来提高输出波形质量并增强其带负载能力.     

海洋观测图像的深度哈希检索及FPGA在轨实现

近年来,星载/机载的在轨海洋观测设备日益增多。如何从星/机在轨观测的数据中快速且准确地检索出关键图像并进行回传,逐渐成为在轨实时处理的重要研究课题。哈希函数作为一种映射函数,能够将不同图像变换为相同长度的二进制码,并且保持类似图像二进制码的相似性。为了保证二进制编码的特征表达能力,采用深度卷积神经网络(Convolutional Neural Network,CNN)提取海洋图像的特征信息,对图像进行哈希变换。本文以海洋观测图像作为训练数据集,基于深度卷积神经网络在GPU(Graphics Processing Unit)上训练哈希算法。在此基础上,本文将训练好的哈希函数在FPGA(Field Programmable Gate Array)上实现,完成海洋观测图像的在轨快速检索,为海洋观测实时处理提供了有效技术手段。     

基于FPGA的导航接收机跟踪环路设计与实现

现阶段导航接收机设计的基本架构是FPGA＋DSP或者FPGA＋ ARM 的工作方式。接收机存在研发时间长,研发难度较大的特点,且DSP/ARM 处理环路跟踪的同时需处理协议上的许多操作,在实现上较为复杂,实时性不高。基于SOC技术,利用Xilinx公司提供的协处理器软核代替DSP部分功能,用于在单片FPGA内实现导航接收机的跟踪环路,并根据实际情况,设计了硬件加速器和相关值预处理模块,利用时分复用的方式节约了硬件资源,在单片FPGA上实现了跟踪环路的设计,降低了硬件成本,为高性能导航接收机芯片设计提供了一种思路。     

基于硬件系统的商用密码可信计算实现方法

针对目前商用密码的计算手段,通过使用FPGA器件及PCI总线接口技术,设计了一种通过硬件手段完成的商用密码计算,解决了软件计算的自身安全性差、速度慢等问题,达到了可信计算的目的。     

一个自动切换混沌系统的设计与FPGA实现

为产生复杂的混沌吸引子,在现有混沌系统的基础上,利用混沌反控制法构造了1个新的混沌系统,它与原系统组成一个开关混沌系统。通过开关选择器,开关混沌系统能够在2个子系统之间自动切换。利用EDA技术在FPGA平台上实现了这个开关混沌系统,实验结果与仿真结果一致。     

SMS4算法在嵌入式系统中的硬件实现方法

提出了一种在嵌入式系统中使用FPGA(filed programmable gate array)实现国家对称密码算法SMS4算法的方法,并在实际系统中进行了设计验证。试验结果表明,使用硬件实现的加密算法可以大大提高嵌入式系统的加解密速度,在不增加嵌入式系统负担的情况下,提高了其安全性。     

基于FPGA的高动态P码直捕算法设计与实现

长周期精密测距码（P码）的直接捕获技术对提高导航接收机的性能十分关键,为了设计出高动态、低信噪比环境下的P码快速直接捕获接收机,采用部分匹配滤波器组实现伪码时域并行搜索,结合小点数的快速傅里叶变换（FFT）,将匹配滤波器输出的部分相关值进行功率谱分析,完成多普勒频率偏移的并行搜索。硬件实现时结合FPGA的特殊结构,提高资源利用率,同时采用并行流水机制处理ADC的采样信号,对于每一个采样点,均可以在下一个采样点到达之前完成该点的码相位和频率的二维搜索。对比国内外P码接收机的研究成果,算法在捕获时间上有很大改进。在信号功率为-165 dBW,伪码相位±1 s的时间不确定度,以及多普勒频率偏移±16 kHz的条件下,捕获时间小于10 s,完全适用于高动态环境下的P码快速直接捕获。     

载波相位恢复算法研究

载波相位同步是开环结构软件无线电的关键技术,针对全数字接收机的特点,介绍了一种载波相位恢复算法.算法直接利用接收到训练序列进行处理,假设定时已经准确恢复的前提下,只需要一倍码元速率的采样点,无需反馈处理,利用计算出来的相偏直接补偿数据信息相差进行相干解调.仿真结果表明,该算法简单有效,运算量小,与理论值基本相符,非常适合于在DSP器件中实现,实用性强.     

基于SOPC的LAMOST光谱仪IP控制核的设计与实现

讨论了如何将SOPC技术用于大天区多目标光纤光谱天文望远镜(LAMOST)项目的低分辨率光谱仪IP控制核的设计,并在NIOSⅡ软核基础上设计实现了光谱仪IP控制核。整个IP控制核主要分为底层电机控制单元和通信单元两部分。通过工业以太网,远程控制计算机可以方便地控制低分辨率光谱仪,使其完成指定动作。也可以从本地控制计算机上实行控制。设计中采用将步进电机控制器封装成IP再复用的方法,大大缩短了研发时间,减少错误的发生。通信控制中串口通信和以太网可以互为冗余,保证了通信的顺利进行。     

基于FPGA的GPS高精度短时标的精度分析与改善

提出了利用GPS的精确授时功能,采用现场可编程门阵列(FPGA)技术,构建高精度短时标的设计方法。为了确保短时标的同步精度,从晶体的准确度以及守时精度等方面进行了理论和数据分析,采取了一系列措施保证了短时标设计μs级的精度。