TDC-GPX在卫星激光测距中的应用

利用高精度时间测量芯片TDC-GPX以提高卫星激光测距系统中的时间测量精度,再结合FPGA的大规模数字集成设计,从而提高了卫星激光测距系统的测量精度.     

基于FPGA的数字多道脉冲幅度分析器设计

数字化多道脉冲幅度分析成为多道分析技术的主流,介绍了一种基于单FPGA芯片的数字脉冲幅度分析器的设计。采用EP3C40Q240作为数字核信号处理器,将ADC采集到的核信号进行数字积分、寻峰、阈值检测等数字处理,并得到能谱。系统通过高速RS485接口实现数字多道与上位机能谱分析软件的通信。最后给出了由NaI(Tl)探测器得到的核信号经数字多道处理后获得的137Cs能谱图。     

便携式近地表频率域电磁法仪器研究现状与发展趋势

本文介绍了便携式近地表FDEM（频率域电磁法）仪器的应用需求、构成原理与特点、研究现状及新技术动态,强调了可靠性在实际应用中的重要性,对仪器研制过程中涉及的硬件、软件与结构三个部分的可靠性问题进行了深入探讨,并分别给出相应的解决措施.分别讨论了以不断进步的嵌入式技术、模拟技术、并行处理技术、无线通信技术及分布式设计技术等为代表的新技术对便携式近地表FDEM仪器性能指标的影响,明确了从集成度、功耗、精度、处理能力等方面提升便携式近地表FDEM仪器的整体性能是未来发展的方向,以期早日使得具有中国自主知识产权的便携式近地表FDEM仪器实现产业化,为新丝绸之路发展做出贡献.采用新设计理念,结合有效的新技术将提高近地表FDEM电磁勘探仪器的综合指标.可以预见,便携式近地表FDEM仪器功耗性能将会堪比现有智能手机功耗性能,勘探深度范围更广,分辨率更高,体积更小,更加便于携带和使用.

     

一种基于DSP和FPGA的低频时码接收机设计

介绍了一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的低频时码接收机的硬件组成,描述了该接收机系统实现时间同步的方法,阐述了DSP和FP-GA的软件设计,给出了测试和仿真结果。该设计方案具有精度高、可靠性强、扩展性好等优点。     

电磁法观测系统采样时钟不确定度及误差研究

电磁法观测系统中,采样时钟质量直接影响高精度ADC的信噪比,而高精度ADC芯片的信噪比作为电磁法观测系统信号检测非常关键的指标,决定了获取数据的质量.采样时钟的时间抖动是时钟孔径不确定度产生的原因,导致电磁法观测系统中ADC数据转换的信噪比变差,严重影响电磁系统观测质量,为此提出了ADC采样时钟不确定度最大时间抖动的确定方法.该方法通过对ADC采样过程进行时域、频域分析,借助正弦波导数给出采样时钟孔径不确定度引起的采样数据误差数学描述,结合极大值法与ADC信噪比计算方法获取系统信噪比需求范围内的最差时钟孔径不确定度,进而计算出相应采样时钟的最大时间抖动误差.以地球物理仪器中常用的ADC芯片AD7760为例进行了相应的时钟抖动误差计算,确定时钟的孔径不确定度抖动时间.根据信噪比指标确定了时钟孔径不确定度后,采用压控恒温晶振跟踪GPS信号中的秒脉冲的方法,保证时钟抖动误差能够满足AD7760的要求,根据测试表明,在GPS失锁4 h内,时钟输出能够满足技术要求.

     

基于FPGA的数字匹配滤波器的实现

对数字匹配滤波器的原理和结构进行了简要的介绍,重点给出了在现场可编程门阵列(FPGA)中数字匹配滤波器倒置结构的硬件实现.通过对设计电路的实时仿真表明:该数字匹配滤波器具有捕获精度高、速度快的特点,可应用于其它扩频系统的数字接收机中.     

同幅双速跟踪成像CCD相机数字控制器的设计

在介绍了同幅双速跟踪成像CCD相机的工作原理及其对相机数字控制器的要求之后,阐述了该数字控制器的设计思想,基本结构,并给出了仿真及测试结果。针对仿真及测试过程中出现的问题作了较为详细的分析,并提出了解决的方法。通过软件仿真及硬件测试,表明其设计是基本正确的。     

行间转移CCD数字系统的VHDL设计

首先分析了KAI-04022行间转移面阵CCD以及模拟前端信号处理器AD9845B的工作原理及控制要求;重点介绍了在QUARTUS 8.0的开发环境下,使用VHDL语言与FPGA器件对此图像采集系统的数字控制部分进行的分析与设计过程,并给出了系统仿真波形图。最后对硬件电路进行了测试,给出了主要输出端口的实测波形,并对仿真与实测波形进行了比较与分析。     

一种固定选图数的实时幸运成像算法

幸运成像技术是一种从大量短曝光图像中选取少量幸运好图进行配准、叠加的高分辨率图像恢复技术,能够有效减小大气湍流对图像质量的影响,但传统的基于中央处理器(Central Processing Unit,CPU)的幸运成像算法难以实现实时化.利用现场可编程门阵列(Field Programmable Gate Array,...     

高分辨率CCD数据合成系统的设计

为充分利用航测拍摄间隔的非工作状态时间,本文设计了一个应用于航空摄影测量的大面阵CCD数字相机合成系统。该系统将3路高速CCD相机数据同步后,通过在FPGA内设计SDRAM读写模块和SDRAM控制器,以SDRAM作为高速缓存,并构造图像数据合成单元,实现将多路高速CCD相机图像数据合成为一路数据输出。整个系统时序逻辑控制均在FPGA中完成,改变了传统一套记录单元对应一路相机记录的模式,实现了用一套记录系统同时对3路高速CCD图像的实时记录。在实际航测拍摄间隔大于4s的情况下,仅在约633ms时间内完成了图像合成和实时记录,大大提高了记录系统的效率,降低了系统功耗。