基于FPGA的IRIG-B（DC）码的解码方案的设计与实现

IRIG-B码是国际上通用的时间码格式,广泛应用于各种系统的时间同步。针对IRIG-B（DC）码的调制特性,介绍一种基于FPGA的B码解调方案。重点描述了如何在同步时序中准确提取秒同步信号并解调B码中包含的时间信息。整个方案中采用Verilog HDL语言进行设计,已成功实现,并给出了验证结果。     

基于DSP与FPGA的被动型氢钟数字伺服系统的研究

基于DSP和FPGA的特点,设计了被动型氢钟数字化伺服系统,实现了对误差信号的处理。采用先进的DSP和FPGA芯片,提出了新的解决方案,整个系统由FPGA控制DSP工作并实现最后的信号输出,文中对其硬件结构和软件流程进行了阐述。     

低频时码接收机的FIR滤波器设计及其DSP实现

将FIR(有限冲击响应)数字滤波器应用于低频时码接收机中,并利用DSP(digital signal proccssor)芯片TMS320C5402实现了低频时码信号的FIR滤波。实验表明,FIR滤波可以使信号中混杂的较为严重的干扰得到很好的抑制,并且失真较小,有利于实现高性能的定时接收机。     

基于E1接口的时间同步系统关键模块设计与仿真

针对E1线路延迟稳定的优点,给出了溯源到GPS系统时间的时间保持模块,提出时间信息组合以适应E1线路不成帧的传输方式,采用HDB3码作为E1线路传输码型,利用FPGA芯片EP2C8T14418进行开发,设计了基于E1接口的时间同步系统关键模块,并对各关键模块进行仿真,结果表明各模块设计均满足时间同步系统的要求。     

基于LinuxPPS的高精度校时系统实现

为了实现南极天文观测设备的精确校时,采用搭建高精度网络时间协议NTP（Network Time Protoc01）服务器的方法实现。基本思路是从NMEA0183数据中提取时间信息,通过PPS信号保证高精度。具体实现方法：主要采用GPS接收芯片G591构造硬件电路,软件部分需要LinuxPPS（Linux Pulse Per Second）和NTP服务器软件的正确安装和配置。对照实验表明基于LinuxPPS的NTP服务器是精确、稳定而可靠的。     

数字滤波技术应用于VLBI数据采集的方法

在VLBI(VeryLongBaselineInterferometry)数据采集终端中,用数字滤波代替模拟滤波有其显著的优势。本文首先介绍了国外在VLBI数据采集终端中采用数字滤波的进展情况,然后阐述了数字滤波在系统中的实现方案。实现数字滤波的关键是信号处理的速度,降低运算量是实现快速处理的关键,本文给出了实现FIR数字滤波器的3种结构,并在运算量方面进行了分析和比较。在这基础上,还对数字滤波的2种系统实现方案进行了具体分析。高性能的FPGA(FieldProgrammablegateArray)芯片是实现数字滤波器的较好选择,文章最后给出了基于FPGA芯片、用查表(LUT:LookUpTable)的方式实现的数字滤波系统框图。     

高精度数字分频钟设计实现

主要介绍上海天文台利用FPGA技术研制高精度数字分频钟的设计工作。采用FPGA技术实现了诸如数码管的控制、按键的处理、高精度秒信号的产生以及与外秒间同步等设计所需功能。设计电路大大简化,使得功能更加可靠,性能更加稳定。     

双口RAM在低频时码信号采集系统中的应用

介绍了一种快速双口RAM芯片 IDT7026的结构特点和功能，并将其应用于低频时码信号采集系统中，从而实现了DSP(数字信号处理器)和单片机进行快速数据传输和数据共享的任务。给出了通过该芯片进行DSP和单片机通信的具体接口电路，并针对低频时码信号采集系统中交换数据的仲裁方式，提出了令牌传递和软件判优两种实现方法。     

数字滤波技术应用于VLBI数据采集的方法

在VLBI(Very Long Baseline Interferometry)数据采集终端中，用数字滤波代替模拟滤波有其显著的优势。本文首先介绍了国外在VLBI数据采集终端中采用数字滤波的进展情况，然后阐述了数字滤波在系统中的实现方案。实现数字滤波的关键是信号处理的速度，降低运算量是实现快速处理的关键，本文给出了实现Fm数字滤波器的3种结构，并在运算量方面进行了分析和比较。在这基础上，还对数字滤波的2种系统实现方案进行了具体分析。高性能的FPGA(Field Programmable gate Array)芯片是实现数字滤波器的较好选择，文章最后给出了基于FPGA芯片、用查表(LUT：Look Up Table)的方式实现的数字滤波系统框图。     

一种基于GNSS的可驯频标的设计与实现

重点介绍了GNSS可驯频标软件设计方法。在软件设计中,采用了滑动中位数方法以滤除测量数据中的奇异值;利用了Kalman滤波器对测量时差数据进行滤波以抑制测量噪声;提出了一种改进型的压控电压产生方法。采用GPS定时接收机1 PPS信号作为参考基准,对原来准确度为1×10-9恒温晶振进行驯服,驯服后频率准确度优于2×10-11。     

Real-time signal processor for pulsar studies

This paper describes the design, tests and preliminary results of a real-time parallel signal processor built to aid a wide variety of pulsar observations. The signal processor reduces the distortions caused by the effects of dispersion, Faraday rotation, doppler acceleration and parallactic angle variations, at a sustained data rate of 32 Msamples/sec. It also folds the pulses coherently over the period and integrates adjacent samples in time and frequency to enhance the signal-to-noise ratio. The resulting data are recorded for further off-line analysis of the characteristics of pulsars and the intervening medium. The signal processing for analysis of pulsar signals is quite complex, imposing the need for a high computational throughput, typically of the order of a Giga operations per second (GOPS). Conventionally, the high computational demand restricts the flexibility to handle only a few types of pulsar observations. This instrument is designed to handle a wide variety of Pulsar observations with the Giant Metre Wave Radio Telescope (GMRT), and is flexible enough to be used in many other high-speed, signal processing applications. The technology used includes field-programmable-gate-array(FPGA) based data/code routing interfaces, PC-AT based control, diagnostics and data acquisition, digital signal processor (DSP) chip based parallel processing nodes and C language based control software and DSP-assembly programs for signal processing. The architecture and the software implementation of the parallel processor are fine-tuned to realize about 60 MOPS per DSP node and a multiple-instruction-multiple-data (MIMD) capability.     

基于单片机和GPS信号的校频系统

介绍一种基于INTEL 80C196KC单片机的校频系统,包括系统的设计原理、硬件组成和软件实现。该系统通过利用GPS接收机得到的1PPS秒脉冲信号,实现对晶体振荡器频率的校准,从而获得一个短期及长期稳定度都比较优良的时间频率标准。该系统采用了量化时延原理进行短时间间隔比对,对测量数据进行卡尔曼滤波处理。     

基于DDS技术的Loran—C信号源的杂散信号抑制的分析与实现

采用直接数字频率合成（DDS）技术设计的Loran—C信号源,具有输出杂散多且难以预测的缺点。基于对DDS基本原理的研究分析,针对DDS输出信号存在的相位舍位杂散问题,对其关键部位的相位累加模块进行优化设计,并基于FPGA技术,在QuartusII环境下完成了对Loran．C信号源的实现与仿真验证。结果表明,通过优化的设计算法能够产生失真小,稳定度好的输出波形,从而验证了该方法抑制杂散的有效性与可行性。     

应用于被动氢钟的简单滤波器实现

在被动型氢原子钟数字伺服电路中,使用FPGA对误差信号进行数字信号处理。设计了一种简单的低通滤波器,与传统的FIR滤波器相比,节省了FPGA的使用资源,并且性能优于传统滤波器,能够很好地应用于被动型氢钟。     

一种基于DSP和FPGA的低频时码接收机设计

介绍了一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的低频时码接收机的硬件组成,描述了该接收机系统实现时间同步的方法,阐述了DSP和FP-GA的软件设计,给出了测试和仿真结果。该设计方案具有精度高、可靠性强、扩展性好等优点。     

A wideband multirate FFT spectrometer with highly uniform response

An integrating spectrometer based on a two-stage polyphase digital filter bank (PDFB) algorithm is described. The first PDFB operates on a time multiplexed wideband signal, with a bandwidth up to 1 GHz. The second PDFB is performed in parallel over couples of overlapping channels from the first filterbank. The design automatically deletes the unused portions of the first filterbank channels, providing a seamless, uniform channelization of the input band. The design has been implemented and tested on the VLBI DBBC platform, using a single Xilinx XC5VLX220 FPGA.     

基于LabwindowsCVI的外腔半导体激光器数字稳频系统设计

为抑制外腔半导体激光器频率漂移,提高频率稳定性,提出一种数字稳频方法。该方法采用数据采集卡,基于LabwindowsCVI语言实现数字锁相放大模块获得稳频误差信号,通过此信号控制压电陶瓷电压,将852 nm外腔半导体激光器的频率锁在铯原子谱线上,实现20 s频率稳定度8.7×10-11。该数字稳频方法降低了人力成本,易升级和修改,具有移植性好和用户界面友好等优点。