一种基于DSP和FPGA的低频时码接收机设计

介绍了一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的低频时码接收机的硬件组成,描述了该接收机系统实现时间同步的方法,阐述了DSP和FP-GA的软件设计,给出了测试和仿真结果。该设计方案具有精度高、可靠性强、扩展性好等优点。     

基于FPGA的便携式BPC定时接收机设计

介绍了一种基于FPGA的便携式低频时码接收机系统的设计方案。该接收机的特点是体积小,功耗低,方便户外工作人员携带。描述了该接收机的硬件系统结构,给出了软件算法。硬件结构中,使用了ALTERA公司的EP2C70F672C8芯片,软件部分在QuartusⅡ开发环境下完成。系统测试结果表明,按本方案设计的接收机集成度高,可靠性好,易扩展,易升级,具有一定的实用价值。     

一种IIR滤波器的FPGA设计与仿真

在分析IIR滤波器结构的基础上,借助Mat lab完成一种基于FPGA的级联型IIR滤波器的设计与实现,同时设计并生成向量文件(.vec文件),在QuartusⅡ中完成向量文件的仿真。仿真结果表明文中设计的IIR滤波器能够高效完成滤波功能,同时通过向量文件的激励引入能够增强FPGA的仿真能力。     

基于FPGA的数字匹配滤波器的实现

对数字匹配滤波器的原理和结构进行了简要的介绍,重点给出了在现场可编程门阵列(FPGA)中数字匹配滤波器倒置结构的硬件实现.通过对设计电路的实时仿真表明:该数字匹配滤波器具有捕获精度高、速度快的特点,可应用于其它扩频系统的数字接收机中.     

基于DDS技术的Loran—C信号源的杂散信号抑制的分析与实现

采用直接数字频率合成（DDS）技术设计的Loran—C信号源,具有输出杂散多且难以预测的缺点。基于对DDS基本原理的研究分析,针对DDS输出信号存在的相位舍位杂散问题,对其关键部位的相位累加模块进行优化设计,并基于FPGA技术,在QuartusII环境下完成了对Loran．C信号源的实现与仿真验证。结果表明,通过优化的设计算法能够产生失真小,稳定度好的输出波形,从而验证了该方法抑制杂散的有效性与可行性。     

基于ARM＋FPGA的IRIG-B码产生器的研制

本设计中采用ARM芯片作为主控芯片,FPGA芯片作为主功能芯片,使用C和Verilog语言编程。通过软件控制生成IRIG-B（DC）码信号,由分频1PPS信号和外部标准1PPS信号锁相同步保证时标信号的同步,在产生DC码后采用基于FPGA内部ROM数字查找表技术实现AC码的数字调制。整体方案设计简单,应用方便。     

一种可编程逻辑器件在原子钟频率综合电路中的应用

针对被动型铷原子频标电路模块中由三极管等数量众多的分立元件搭建的9倍选频放大模拟电路和种类繁多的集成电路搭建的5.3125 MHz综合器电路,给出了数字化电路解决方案。在此新方案中,通过使用一种复杂可编程逻辑器件对锁相环进行编程控制,可以实现对10 MHz参考信号18倍频的精确控制;同时,利用该复杂可编程逻辑器件内部"虚拟"的集成电路对10MHz参考信号进行分频变换可以得到5.3125MHz信号。实际使用证明,这种设计方案具备易于集成、调试简单的优点,在替换原有模拟倍频、综合器功能电路后,成功实现整机锁定,各项性能指标均达到或优于原有水平,使整机向数字化、小型化迈出重要的一步。     

基于FPGA的IRIG-B（DC）码的解码方案的设计与实现

IRIG-B码是国际上通用的时间码格式,广泛应用于各种系统的时间同步。针对IRIG-B（DC）码的调制特性,介绍一种基于FPGA的B码解调方案。重点描述了如何在同步时序中准确提取秒同步信号并解调B码中包含的时间信息。整个方案中采用Verilog HDL语言进行设计,已成功实现,并给出了验证结果。     

基于FPGA的频域幸运成像算法

幸运成像技术是一种事后图像恢复技术,能够有效减小大气湍流对图像质量的影响.传统的频域幸运成像算法的效果优于空域算法,主要由图像预处理、数据选择和数据叠加3部分组成.提出了一种基于现场可编程门阵列(Field-Programmable Gate Array,FPGA)的频域幸运成像算法,并在现场可编程门阵列上构建了频域幸...     

基于解析信号处理的下变频系统FPGA实现与天文应用

讨论了基于FPGA的射电天文接收中解析信号处理下变频器的设计与实现,探讨了使系统获得灵活选取观测频点特性的方案,以及灵活变频系统在天文观测中的应用.     

基于FPGA的高速FIR数字滤波器设计的改进方法

在高速有限冲击响应(Finite Impulse Response,FIR)数字滤波器的设计中,随着滤波器阶数的增加,保持数据流速率和有效使用硬件资源成为设计的一个重点和难点。基于高速并行有限冲击响应数字滤波器的基本原理,提出了一种将位平面法、正则有符号系数(Canonical-Signed Digit,CSD)编码算法和抽取算法应用于并行有限冲击响应数字滤波器的改进方法。设计通过Matlab仿真,在Quartus II中编译、仿真、综合后下载到现场可编程门阵列(Field Programmable Gate Array,FPGA)中进行测试,结果显示,这种改进方法较好地解决了滤波器阶数和数据流速率与硬件资源之间的关系。     

UWB中Viterbi译码器的FPGA设计与实现

由于差错控制在超宽带室内导航系统中占据着十分重要的位置,并考虑到IEEE802．15．3a标准采用卷积编码和Viterbi译码来进行差错控制,因此利用现场可编程门阵列（FPGA）设计实现了一种约束长度为7,译码深度为64的全并行Viterbi译码器。本设计在xilinx ISE9．2环境下进行了综合,并采用Modelsim6．0对整个设计进行了仿真。仿真结果表明,该设计能够满足超宽带系统的要求。     

基于现场可编程门阵列的幸运成像算法的实现

幸运成像技术是用于消除天文图像中大气湍流影响的高分辨率图像重建技术,传统的基于中央处理器的幸运成像算法难于实时化。利用现场可编程门阵列并行处理的优势,设计了一种基于现场可编程门阵列的幸运成像算法并构建了一个实验系统。该系统用现场可编程门阵列完成了选图、配准、叠加的全部幸运成像算法流程,所得高分辨率图像与基于传统中央处理器算法处理的结果完全相同,但幸运成像算法的处理速度比传统中央处理器的处理速度快19倍。该算法在现场可编程门阵列上的实现,为幸运成像技术的实时或准实时化提供了一种可行的方案。     

GPS中BOC调制的FPGA实现

GPS系统中提出了一种新的信号形式,二进制偏移载波(BOC)调制是这种新的信号形式产生的技术关键。首先介绍了BOC调制的定义及其频谱特性,然后阐述了基于FPGA(现场可编程门阵列)硬件平台的BOC调制实现方法,并给出了仿真波形。结果表明,该实现方法是值得提倡的。     

A digital pulsar backend based on FPGA

A digital pulsar backend based on a Field Programmable Gate Array(FPGA) is developed.It is designed for incoherent de-dispersion of pulsar observations and has a maximum bandwidth of512 MHz. The channel bandwidth is fixed to 1 MHz, and the highest time resolution is 10 μs. Testing observations were carried out using the Urumqi 25-m telescope administered by Xinjiang Astronomical Observatory and the Kunming 40-m telescope administered by Yunnan Observatories, targeting PSR J0332+5434 in the L band and PSR J0437–4715 in the S band, respectively. The successful observation of PSR J0437–4715 demonstrates its ability to observe millisecond pulsars.     

基于FPGA的空间太阳磁像仪自校正稳像系统研制

太阳磁像仪是开展太阳磁场观测研究的核心仪器,其中的稳像系统是空间太阳磁像仪的关键技术之一,针对深空探测卫星系统对载荷重量、尺寸限制严苛的要求,设计了基于图像自校正方法的稳像观测系统.介绍了一套基于现场可编程门阵列(Field-Programmable Gate Array, FPGA)和数字信号处理器(Digital Signal Processor, DSP),通过基于自相关算法的高精度稳像方法设计,并结合精确偏振调制、准确交替采样控制等系统软硬件设计,克服由于卫星平台抖动、指向误差等因素造成的图像模糊,实现实时相关、校正、深积分的稳像观测系统.针对像素尺寸为1 K×1 K、帧频为20 fps的CMOS (Complementary Metal Oxide Semiconductor)探测器,实现了1像元以内的实时稳像观测精度.在完成实验室测试后, 2021年6月18日在国家天文台怀柔太阳观测基地35 cm太阳磁场望远镜上开展了实测验证,结果表明该系统能够有效地完成太阳磁像仪自校正稳像观测,获得了更高分辨率的太阳磁场数据.稳像系统的成功研制不仅可以为深空太阳磁像仪的研制提供轻量化、高...     

基于DSP与FPGA的被动型氢钟数字伺服系统的研究

基于DSP和FPGA的特点,设计了被动型氢钟数字化伺服系统,实现了对误差信号的处理。采用先进的DSP和FPGA芯片,提出了新的解决方案,整个系统由FPGA控制DSP工作并实现最后的信号输出,文中对其硬件结构和软件流程进行了阐述。