一种高性能数字移相系统

阐述了一种用于时间同步系统的高性能数字移相系统的设计方案和实现过程,该系统采用直接数字合成（DDS）技术,其同步精度小于100 ns,移相精度可达5×10-10 s,同时能够实现精度为10-6 Hz的频率调节。该系统是为时间同步系统设计,并可广泛应用到军用、电力、通信等领域中。     

高动态6PS信号跟踪算法的Simulink实现

基于Matlab／Simulink软件,设计实现了高动态GPS接收机的数字中频信号处理模块的仿真模型。模型可实现中频信号的跟踪和解调。给出了模拟信号源输入条件下的处理结果,结果表明模型的设计正确可行。模块可以为各种新的高动态GPS信号的跟踪算法的研究设计提供一个可视化平台。     

基于FPGA的数字匹配滤波器的实现

对数字匹配滤波器的原理和结构进行了简要的介绍,重点给出了在现场可编程门阵列(FPGA)中数字匹配滤波器倒置结构的硬件实现.通过对设计电路的实时仿真表明:该数字匹配滤波器具有捕获精度高、速度快的特点,可应用于其它扩频系统的数字接收机中.     

基于ARM＋FPGA的IRIG-B码产生器的研制

本设计中采用ARM芯片作为主控芯片,FPGA芯片作为主功能芯片,使用C和Verilog语言编程。通过软件控制生成IRIG-B（DC）码信号,由分频1PPS信号和外部标准1PPS信号锁相同步保证时标信号的同步,在产生DC码后采用基于FPGA内部ROM数字查找表技术实现AC码的数字调制。整体方案设计简单,应用方便。     

基于FPGA的IRIG-B（DC）码的解码方案的设计与实现

IRIG-B码是国际上通用的时间码格式,广泛应用于各种系统的时间同步。针对IRIG-B（DC）码的调制特性,介绍一种基于FPGA的B码解调方案。重点描述了如何在同步时序中准确提取秒同步信号并解调B码中包含的时间信息。整个方案中采用Verilog HDL语言进行设计,已成功实现,并给出了验证结果。     

一种VLBI数字基带转换器的阈值计算方法及其FPGA实现

随着电子技术的进步,数字化的设备成为发展的趋势.在VLBI2010中定义了新型VLBI数据终端,新的系统使用数字逻辑电路完成VLBI的数据采集.数字基带转换器(Digital Base Band Converter,DBBC)是VLBI数据终端的核心部件,其功能是将射频接收机输出的宽带模拟中频信号数字化处理后,选取若干频道转换为基频信号.与模拟设备相比,其在带通特性、长基线条纹信噪比性能等方面有很大优势.其中经过基带转换后的信号需要通过自动增益控制(Auto Gain Control,AGC)模块进行阈值比较,得到2 bits量化信号作为输出.目前2 bits数字自动增益控制模块设置阈值的方法是基于传统的自动增益控制方法,即信号通过平方、累加和开方,计算出信号的平均功率,再通过平均功率得到阈值.提出了一种量化闽值计算的新方法,该方法通过统计数字信号各比特位的状态分布,并与原阈值进行比较,从而确定新阈值的相应比特位的值,使经阈值比较后的量化输出符合预定的比例.阈值随每N个输入信号的统计情况进行更新,从而实现2 bits动态量化.这种方法可以避免多位数据的平方、累加和开方的复杂计算,从而减少数字自动增益控制模块的资源占用.通过对其FPGA设计的仿真结果分析,验证了该方法的可行性.对2 bits量化原理及其量化误差分析的关键部分作了论述,并通过MATLAB计算出最佳量化门限和量化状态.     

基于DDS技术的Loran—C信号源的杂散信号抑制的分析与实现

采用直接数字频率合成（DDS）技术设计的Loran—C信号源,具有输出杂散多且难以预测的缺点。基于对DDS基本原理的研究分析,针对DDS输出信号存在的相位舍位杂散问题,对其关键部位的相位累加模块进行优化设计,并基于FPGA技术,在QuartusII环境下完成了对Loran．C信号源的实现与仿真验证。结果表明,通过优化的设计算法能够产生失真小,稳定度好的输出波形,从而验证了该方法抑制杂散的有效性与可行性。