基于CPLD的数字移相分频钟

设计了一种数字移相分频钟 ,其中利用了先进的复杂可编程逻辑器件(CPLD -ComplexProgrammableLogicDevice)技术 ,将硬件电路模块化 ,把各功能模块集成在一个芯片中。与以往用分立元件设计硬件电路相比 ,具有电路简单 ,可靠性高 ,便于调试的特点     

高精度脉冲隔离放大器的研制

本文介绍ＣＳＡＯ２０３型高精度脉冲隔离放大器的设计出发点、工作原理、设计特点和主要性能指标。     

基于MSP430F149的频率计设计

设计了一种以超低功耗单片机MSP430F149为控制器,以高速的CPLD(复杂可编程逻辑器件)实现32位计数的频率计。在设计中应用单片机的数学运算和控制功能,实现了测量时间闸门的自动选择,频率和周期的统一处理。此外,利用MSP430F149内部的高速模拟比较器,实现了对正弦波小信号的预处理,使得该频率计能够在较宽的频率范围和幅度范围内进行测量。     

高精度脉冲隔离放大器的研制

本文介绍ＣＳＡＯ２０３型高精度脉冲隔离放大器的设计出发点、工作原理、设计特点和主要性能指标。     

新一代天文用CCD控制器及将来的设想

介绍了目前世界上两种先进的ＣＣＤ控制器，并提出了新一代天文用ＣＣＤ控制器的设想     

基于CPLD的高精度门控电路的设计

距离门控制电路是卫星激光测距(SLR)系统的一个重要组成部分,高精度距离门控制可有效提高卫星测距探测成功概率。介绍了一种基于CPLD(复杂可编程逻辑器件)的高精度门控电路的设计。在该设计中,采用硬件描述语言VHDL对CPLD进行编程,使其与单片机、PC机协调工作,从而实现高精度的距离门控制电路。     

基于声表面波色散延迟线激励的高精度时间间隔测量方法的研究

高精度时间间隔测量技术对国民经济与国防建设意义重大.论述了一种新的高精度时间间隔测量方法,单次测量可以达到亚皮秒(＜1 ps)量级的测量精度.该方法利用声表面波色散延迟线作为时间内插器,时间内插器起到时间拉伸的作用,从而可以获得多个测量值,在随后的处理中,由于互相关运算的平均效果,总的测量误差将被大大降低.用窄脉冲去激励声表面波色散延迟线,输出响应为线性调频信号,通过对两次激励的输出响应作互相关运算,对运算结果的相频特性作一阶拟合,便可以精确地得出这两次激励之间的时间间隔.详细推导了测量误差的传播模型,并着重分析了3类主要噪声产生的测量误差,进而提出了减小测量误差的具体措施.     

基于ARM＋FPGA的IRIG-B码产生器的研制

本设计中采用ARM芯片作为主控芯片,FPGA芯片作为主功能芯片,使用C和Verilog语言编程。通过软件控制生成IRIG-B（DC）码信号,由分频1PPS信号和外部标准1PPS信号锁相同步保证时标信号的同步,在产生DC码后采用基于FPGA内部ROM数字查找表技术实现AC码的数字调制。整体方案设计简单,应用方便。     

一种用于卫星电视时间比对的秒脉冲信号提取器

为了获得稳定、可靠的卫星电视时间比对数据,成功研制了以秒信号提取器为主要部件的新一代卫星电视时间解调器。介绍了秒脉冲信号提取器的设计原理,详细阐述了钳位电路、采样保持电路和数字延迟电路的设计思路。对采用新的解调器和采用旧的解调器的卫星电视秒信号监测系统所得到的比对数据进行了分析,结果表明新的电视时间解码器的性能得到明显提高。     

基于Altera IP核的RS译码器的设计与实现

介绍了一种基于Altera公司提供的Reed-Solomon IP（intellectual property）核来实现RS译码功能的设计方法,该方法具有开发周期短、系统成本低以及稳定可靠特点。主要分析了Altera公司提供的IP核工作原理、参数配置以及接口设计,最后通过时序仿真验证了该设计的正确性。该设计方法已经成功应用于BPL长波接收机数据解调模块中。     

基于DDS技术的Loran—C信号源的杂散信号抑制的分析与实现

采用直接数字频率合成（DDS）技术设计的Loran—C信号源,具有输出杂散多且难以预测的缺点。基于对DDS基本原理的研究分析,针对DDS输出信号存在的相位舍位杂散问题,对其关键部位的相位累加模块进行优化设计,并基于FPGA技术,在QuartusII环境下完成了对Loran．C信号源的实现与仿真验证。结果表明,通过优化的设计算法能够产生失真小,稳定度好的输出波形,从而验证了该方法抑制杂散的有效性与可行性。     

一种可编程逻辑器件在原子钟频率综合电路中的应用

针对被动型铷原子频标电路模块中由三极管等数量众多的分立元件搭建的9倍选频放大模拟电路和种类繁多的集成电路搭建的5.3125 MHz综合器电路,给出了数字化电路解决方案。在此新方案中,通过使用一种复杂可编程逻辑器件对锁相环进行编程控制,可以实现对10 MHz参考信号18倍频的精确控制;同时,利用该复杂可编程逻辑器件内部"虚拟"的集成电路对10MHz参考信号进行分频变换可以得到5.3125MHz信号。实际使用证明,这种设计方案具备易于集成、调试简单的优点,在替换原有模拟倍频、综合器功能电路后,成功实现整机锁定,各项性能指标均达到或优于原有水平,使整机向数字化、小型化迈出重要的一步。     

基于DSP的小型化高精度频标比对系统研制

针对传统双混频时差法测频的局限性,提出了一种差拍数字化精密频率测量方法,基于正弦差拍技术、同步采样技术和数字信号处理技术设计实现了一种新型频标比对系统,可实现对5MHz、10MHz等频标信号的比对测量。实验结果证明,测量10MHz频标信号时系统本底噪声约为1×10^-12／s。系统拥有测量精度高,体积小以及成本低的特点,在时频测量领域具有良好的推广和应用价值。