| 基于CPLD的数字移相分频钟 |
| |
| 引用本文： | 杨蕾,胡永辉,翟慧生.基于CPLD的数字移相分频钟[J].时间频率学报,2004,27(1):1-7. |
| |
| 作者姓名： | 杨蕾 胡永辉 翟慧生 |
| |
| 作者单位： | 1. 中国科学院国家授时中心,陕西,临潼,710600;中国科学院研究生院,北京,100039
2. 中国科学院国家授时中心,陕西,临潼,710600 |
| |
| 摘 要： | 设计了一种数字移相分频钟 ,其中利用了先进的复杂可编程逻辑器件(CPLD -ComplexProgrammableLogicDevice)技术 ,将硬件电路模块化 ,把各功能模块集成在一个芯片中。与以往用分立元件设计硬件电路相比 ,具有电路简单 ,可靠性高 ,便于调试的特点
|
| 关 键 词： | 复杂可编程逻辑器件(CPLD) 数字移相分频钟 |
| 文章编号： | 1001-1544(2004)01-0001-07 |
| 修稿时间： | 2004年1月22日 |
A Digital Phase-Shifting Frequency-Dividing Clock Designed with CPLD |
| |
| YANG Lei , HU Yong-Hui ZHAI Hui-Sheng.A Digital Phase-Shifting Frequency-Dividing Clock Designed with CPLD[J].Journal of Time and Frequency,2004,27(1):1-7. |
| |
| Authors: | YANG Lei HU Yong-Hui ZHAI Hui-Sheng |
| |
| Institution: | YANG Lei 1,2 HU Yong-Hui 1 ZHAI Hui-Sheng 1 |
| |
| Abstract: | A digital phase-shifting frequency-dividing clock has been designed with CPLD(Complex Programmable Logic Device) technique which modularizes hardware circuit and integrates different modules into one chip.Compared with original circuit designed with separate components this design is characterized by simple hardware circuit and high reliability,and is easy to be debugged. |
| |
| Keywords: | complex programmable logic device(CPLD) digital phase-shifting frequency-dividing clock |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
