基于FPGA的实时视频采样控制器设计

为了解决大容量实时视频信号存储器存储延时,以及速率慢、总线利用率低的问题,提出一种基于视频帧信号,切换SDRAM和切换Bank完成视频信号快速、连续存储控制器的设计思路,解决了存储器总线效率低,视频帧信号不能完整顺序保存的问题.为后续视频处理器提供了高质量、高速率的视频码流,向实时视频监控DVR的设计奠定了基础.     

基于FPGA的视频采集系统

以EP2C20F484C8为核心处理器,提供了一种可行的实时图像采集系统。介绍了FPGA在系统中的设计思想和工作内容,包括对图像采集系统的控制,对SDRAM的读写控制等。此设计集成了采集、存储、显示3大基本功能。由于采用一片FPGA完成对所有子模块的控制,从而简化了硬件组成,得到了令人满意的测试结果。     

高分辨率CCD数据合成系统的设计

为充分利用航测拍摄间隔的非工作状态时间,本文设计了一个应用于航空摄影测量的大面阵CCD数字相机合成系统。该系统将3路高速CCD相机数据同步后,通过在FPGA内设计SDRAM读写模块和SDRAM控制器,以SDRAM作为高速缓存,并构造图像数据合成单元,实现将多路高速CCD相机图像数据合成为一路数据输出。整个系统时序逻辑控制均在FPGA中完成,改变了传统一套记录单元对应一路相机记录的模式,实现了用一套记录系统同时对3路高速CCD图像的实时记录。在实际航测拍摄间隔大于4s的情况下,仅在约633ms时间内完成了图像合成和实时记录,大大提高了记录系统的效率,降低了系统功耗。