基于ADF4360-8的锁相环频率合成器的设计与实现

为满足工程需要,设计并实现了一种基于锁相环芯片ADF4360-8的低噪声高稳定度频率合成器.给出了该频率合成器的设计原理、硬件组成、软件设计及其实现方法与流程.重点介绍了一些主要芯片和关键电路.该锁相环频率合成器输出的100 MHz较高频周期信号的峰-峰值达到2.16V,能直接驱动TTL电路.测试结果表明该频率合成器输出的频率信号稳定,噪声低,幅度大.     

计算机控制的高精度频率源设计

通过对通用串行总线(USB)协议和直接数字合成(DDS)技术的研究和分析,设计实现了一种采用DDS技术的高精度频率源,并且能通过计算机应用软件对其进行实时控制.给出了该设计的硬件结构与部分关键程序的结构,同时给出了对该设计性能参数的测量结果,并对其进行了简单分析和探讨.     

基于ADF4360-7的宽频带频率合成器设计

介绍了一种采用锁相环技术(PLL)产生高稳定度正弦信号的宽频带频率合成器方案,在该系统中采用锁相环频率合成器芯片ADF4360-7设计锁相环电路.简要分析了该芯片的工作原理,并给出了频率合成器的电路参数.通过该系统实现的宽频带本振信号的输出频率范围达到500 MHz～1 GHz.     

小数分频锁相频率合成器的研制

介绍点频、三位小数分频销相频率合成器的研制,以及采用附加滤波器抑制小数杂散干扰的方法。     

基于DDS技术的Loran—C信号源的杂散信号抑制的分析与实现

采用直接数字频率合成（DDS）技术设计的Loran—C信号源,具有输出杂散多且难以预测的缺点。基于对DDS基本原理的研究分析,针对DDS输出信号存在的相位舍位杂散问题,对其关键部位的相位累加模块进行优化设计,并基于FPGA技术,在QuartusII环境下完成了对Loran．C信号源的实现与仿真验证。结果表明,通过优化的设计算法能够产生失真小,稳定度好的输出波形,从而验证了该方法抑制杂散的有效性与可行性。     

一个甚高频频率合成器的设计

介绍一个专用甚高频频率合成器的设计方案和实施中的一些关键技术．该合成器输出频率范围为９９．３ＭＨｚ～１００．７ＭＨｚ；步距分粗（２０ｋＨｚ）细（１００Ｈｚ）两档；输出短期频率的稳定度为３×１０（－９）／２５ｍｓ和１×１０（－１０）／ｓ．     

氢原子钟辅助电子学系统电路设计改进

氢原子钟辅助电子学系统已稳定工作多年,但是与目前的先进技术相比,原来的设计理念已显陈旧,同时暴露出外围电路庞杂、故障点比较多、问题查找困难等诸多问题;运用ARM+FPGA模式对电路进行了改进,其中运用12 bit高精度模数转换芯片实现参数采样,数字化设计改进氢原子钟智能温度控制系统,采用直接数字式频率合成器(Direct Digital Synthesizer,DDS)技术设计产生综合器频率信号,简化设计实现氢原子钟的通信功能;从测试结果来看,提高了参数的采样精度,数字化的智能温控模式实现了温度的自动化智能调整,直接式频率合成器技术简化了设计电路,基于i Coupler磁隔离技术的隔离型RS-232接口收发器设计提高了接口的稳定性;从整体设计来看,大大简化了设计电路,提高了系统性能及可靠性。     

一种高性能数字移相系统

阐述了一种用于时间同步系统的高性能数字移相系统的设计方案和实现过程,该系统采用直接数字合成（DDS）技术,其同步精度小于100 ns,移相精度可达5×10-10 s,同时能够实现精度为10-6 Hz的频率调节。该系统是为时间同步系统设计,并可广泛应用到军用、电力、通信等领域中。     

氢钟专用频率合成器的研制

本介绍了氢钟专用频率合成器的设计考虑及制成后的性能指标。     

一种基于FPGA的多种波形发生器的设计

简要介绍了直接数字频率合成技术的基本原理,重点给出了直接数字频率合成技术的FPGA硬件实现.实验表明,基于FPGA的直接数字频率合成技术不仅可以产生任意波形,而且波形的频率、相位、幅度任意可调.     

铯原子喷泉钟低噪声频率综合器的研制

铯原子喷泉钟是现今的时间频率的基准,其中的频率综合器性能直接影响喷泉钟的稳定度性能.介绍了铯原子喷泉钟的低噪声频率综合器的设计和实现.对该频率综合器的测试表明,输出的9.2 GHz频率信号的相位噪声为-82 dB[Rad2/Hz]@offset1 Hz,满足设计要求.     

DDS输出频谱特点及改善方法

利用非均匀采样模型得到了存在相位截断时直接数字频率合成（ＤＤＳ）的输出频谱,通过分析频谱特点,讨论了改善频谱分布的方法     

一种可编程逻辑器件在原子钟频率综合电路中的应用

针对被动型铷原子频标电路模块中由三极管等数量众多的分立元件搭建的9倍选频放大模拟电路和种类繁多的集成电路搭建的5.3125 MHz综合器电路,给出了数字化电路解决方案。在此新方案中,通过使用一种复杂可编程逻辑器件对锁相环进行编程控制,可以实现对10 MHz参考信号18倍频的精确控制;同时,利用该复杂可编程逻辑器件内部"虚拟"的集成电路对10MHz参考信号进行分频变换可以得到5.3125MHz信号。实际使用证明,这种设计方案具备易于集成、调试简单的优点,在替换原有模拟倍频、综合器功能电路后,成功实现整机锁定,各项性能指标均达到或优于原有水平,使整机向数字化、小型化迈出重要的一步。     

基于单片机和GPS信号的校频系统

介绍一种基于INTEL 80C196KC单片机的校频系统,包括系统的设计原理、硬件组成和软件实现。该系统通过利用GPS接收机得到的1PPS秒脉冲信号,实现对晶体振荡器频率的校准,从而获得一个短期及长期稳定度都比较优良的时间频率标准。该系统采用了量化时延原理进行短时间间隔比对,对测量数据进行卡尔曼滤波处理。     

低频扩频中伪随机序列产生方法的研究

伪随机序列的产生是实现BPC低频时码发播台扩展频谱技术升级的一个重要环节。针对BPC低频时码发播台的现有系统，提出了伪随机序列的产生方案，并对其性能作了分析。     

低频时码接收机的FIR滤波器设计及其DSP实现

将FIR(有限冲击响应)数字滤波器应用于低频时码接收机中,并利用DSP(digital signal proccssor)芯片TMS320C5402实现了低频时码信号的FIR滤波。实验表明,FIR滤波可以使信号中混杂的较为严重的干扰得到很好的抑制,并且失真较小,有利于实现高性能的定时接收机。     

锁相环频率合成器中的关键指标和一种优化方法

论述了锁相环频率合成器中的几个重要的性能指标:相位噪声,参考杂散和锁定时间,并给出了几条常用的设计准则。最后采用一种优化结构来改进频率合成器的性能,仿真结果证实了这种优化是可行的。